B体育架构是个很模糊的词，具体含义跟语境有关。通常提到SOC芯片架构时，一般指的是嵌入式处理器核心的类型，当提到x86或arm架构时，指的是指令集。当探讨芯片设计时，讨论的是电路实现级别的微架构。
自2019年5G元年开始，过去3年5G建设如火如荼的进行。5G快速发展中，受益最大的就是射频前端芯片。根据Yole的预测，至2026年，全球射频前端总市场将达到216.7亿美金，与2019年的124.1亿美金相比，7年增长率达74.6%。
射频前端芯片是无线通信的核心器件，是指天线之后、收发机之前的功能模块，因为位于通信系统的最前端，所以被称为“射频前端”，一般包含功率放大器、滤波器/双工器、开关以及低噪声放大器。
射频PA（Power Amplifier，功率放大器）是射频前端中的重要器件，其性能直接决定信号的强弱、稳定性、功耗等重要因素，决定用户体验。其核心参数包括增益、带宽、效率、线性度、最大输出功率等，众多平衡的性能指标非常考验设计能力。
随着5G的发展，对射频PA的技术性能需求再次拉升，需要PA有更高的工作频率、更高的功率、更大的带宽，同时模组化的到来也需要PA设计满足高集成度模组化的需求。
于是，不同架构设计的PA被大家关注起来，除了日常听说的单端PA，近年来手机应用中还出现了如Push-pull PA、Balance PA、Doherty PA等等多种PA架构。这些PA架构分别指的是什么？它的原理是什么？应用时有什么特点？本文将对以上问题进行讨论。
PA是Power Amplifier（功率放大器）的缩写，是一类主要用于功率放大输出的放大器类型。与其他放大器，如低噪声放大器、驱动放大器不同，功率放大器的主要目的是从直流榨取出尽量多的射频信号，而不是仅仅关注增益。
为了达到足够高的功率输出，PA的输出放弃了用来最大信号“传输”的共轭匹配，而采用了可以实现最大功率“输出”的负载线匹配。另外，为了实现可控的直流消耗，PA设计必须考虑效率优化设计。
负载线匹配使得PA的电压与电流摆幅均达到最大，也即达到了最大功率输出的目标。有关PA负载线设计的理念，可参考文章《5G PA的Load-line与Load-pull》。
以上仅为单个PA单元的设计思路与方法，在实际应用中，有可能单个器件的电流、电压摆幅不足以满足PA整体指标需求；也有可能需要结合架构设计，实现改善效率、改善驻波的需求。这时，就需要在PA架构侧做改进。
PA的核心目标就是 “功率” ，不同PA的架构也是围绕 “功率合成” 这一理念进行的。在功率合成中，根据功率合成类型的不同，可以将功率合成分为“简单功率合成”与“特殊功率合成”。
“简单功率合成”是指将多个小功率器件进行合成，直到合成至足够大的功率。简单功率合成的方式有：电流合成、电压合成、功率合成。
“特殊功率合成”是指利用较为特殊的合成方法，在合成的时候完成一些特殊的特性设计。常见的合成方法有Push-pull（推挽）、Balance（平衡）、Doherty（多尔蒂）等。
电流合成是最简单的功率合成方式，实现方式是将多个较小的器件进行并联连接，将电流进行并联。
在实现上，电流合并即在Layout中将多个晶体管的基极、集电极、发射极分别连接，由于实现简单，在功率放大器的设计中被广泛采用。
下图为典型的GaAs功率放大器功率级版图，图中末级的功率输出级由4列功率阵列（Power Array）构成，每个功率阵列包含5个功率单元（Power cell），共计20个功率单元，一起完成末级功率放大输出。
除了电流合并方式外，还有一种简单合并方式是将电压进行合并。电压合并的优点是可以提高最优输出阻抗点，在做阻抗匹配时可以实现更低的阻抗匹配损耗。
电压合并的方式适用于供电电压远大于器件耐受电压的场景，如有高压供电环境；或者采用低压器件进行PA设计时。
当前手机PA设计所使用的GaAs HBT 击穿电压VBCEO一般在10~25V之间，单个器件适用于5V以内的直流Vcc偏置电压。在2016年，业界公司尝试将电池电压由3.8V先升至11V左右，再供电给Cascode电压合并的PA设计，以达到提高输出最优阻抗，进而提升PA整体效率的设计目的。此方案在2016年前后的一些旗舰手机中得到了成功采用。不过由于需要额外的升压电路，影响了方案的通用性，此方案并未在业界推广开来。
其实电流、电压的合并都是在做功率合成，不过，还有一些功率合成方式不能严格的说是在做电流合成还是在做电压合成，就将其归类为“功率合成”。
典型的功率合成方式是用功合器进行功率合并，威尔金森（Wilkinson）功合器（功分器）就是一种简单的功合器。威尔金森功率合器与其设计的功率合成PA如下图所示 [2]：
由于威尔金森功合器有三端口可以同时匹配的特性，所以采用其设计的功率合成PA设计简单，只需要单独设计好各路PA，再进行单独进行功率合成即可。不过，由于威尔金森功合器需要两段λ/4传输线，并且两支路之间需要并接100 Ohm电阻，在Layout实现时并不经济，在对面积有限制的设计中无法有效采用。
为了改善威尔金森功合器的面积制约，在一些设计中采用了直接二合一合并匹配（Binary Combine）的方式进行设计，虽然采用这种方式不能达到三端口的完全匹配，但由于所占面积小，实现方便，在MMIC设计中得到了广泛采用。下图为采用直接二合一合并方式实现的PA设计[3]。
除了在功率合成器上的研究外，一些研究还采用变压器（Transformer）或者直接空间功率合并的方式进行功率合成[2]。
在“简单功率合成”中，功率合成的思路是将功率进行简单合并，完成“1+1=2”的功率输出。除了功率的简单合成外，还可以在功率合成中加入特殊设计，完成功率合成的同时，也实现更复杂的特性。
一些常见的特殊功率合成方法有Push-pull（推挽）、Balance（平衡）、Doherty（多尔蒂）等。
Push-pull PA一般在中文中被译为推挽PA。Push-pull PA的设计是将两个分别正、反导通的放大器合并，完成整个周期波形合成输出。这样，每个单独的PA就可以设计为高效率的Class B工作模式，PA整体有高的效率。
上图所示的Push-Pull PA由NPN和PNP型两个晶体管构成，分别负责正半周期及负半周期的信号导通。在实际设计中，由于PNP型双极型晶体管一般不易做成高速，而且在集成电路实现中，一般的Epi（外延层）只含有一种类型的晶体管，所以在射频中常采用双NPN型晶体管设计电路。
这个时候输入和输出就需要用到不平衡到平衡的转换电路，即巴伦（Balun，Balance to Unbalance），来将两路信号进行反向。采用巴伦和双NPN晶体管设计的Push-pull PA如下图所示。不同于采用NPN+PNP设计的推挽 PA中有物理接地、两路功放均与地为参考流动，采用巴伦和双NPN晶体管设计的Push-pull PA电流在两路之间差分流动，射频以二者中间点为虚拟参考地。
需要说明的是，Push-Pull PA不止可以用两个Class B的PA进行PA效率的提升，还可以用两个Class A的PA合并，进行功率的合成提高。采用Class A进行设计时，单个PA的效率并没有提升，但输出功率合成增加。采用两个Class A PA进行功率合成的示意图如下图所示。
巴伦是Push-pull PA的重要器件，巴伦是完成平衡信号（差分信号）与非平衡信号（单端信号）相互转换的电路。在平衡信号侧，信号以差分形式传输，相位相差180 °；在非平衡侧，信号以地为参考，单端传输。双线变压器绕线法是常见的一种巴伦实现方法，采用双绕线耦合的形式，可实现信号不平衡到平衡的相互转换[4]。并且，还可以改变线圈的比例，实现不同阻抗的变换。
在芯片设计中B体育，通常利用多层金属边缘耦合（Edge Couple）或者宽边耦合（Broad Side）的方式实现金属线圈间的耦合。下图为集成电路中的变压器巴伦的实现[5]。
为了产生对称的差分信号，巴伦在设计中一般注意线圈绕线的对称；另外Push-pull PA两个放大通路也需要对称设计，这也就使得Push-pull PA较易识别：
Balance PA一般翻译为平衡放大器，是另外一种特殊的功率合成方式。Balance PA与Push-pull PA相同，也是采用两路PA进行功率合并。不过与Push-pull PA的180 °功率分配与合成不同，Balance PA采用的是90 °的功率分配与合成。下图为Balance PA的设计框图。
Balance PA最大的特点是，只要两路PA是完全对称的，则两路PA的反射信号将在输入与输出端口完全抵消，实现输入和输出在较宽范围内有较好的VSWR，适合于对S11/S22有特殊需求的场景。Balance PA中反射信号的抵消原理可用下图表示。
但由于Balance PA对S11/S22的抵消以及功率的合成依赖于耦合器90 °的精准相移，而耦合器的相移精度与频率相关，所以Balance PA只能在一定频率范围内控制有效。根据文章[8]显示，在1.2~1.7GHz之外，Balance PA的S11/S22与S21与单端相比反而出现了恶化，在1.0GHz及2.0GHz处，S22恶化5~10dB，S21恶化5~7dB。
Balance PA设计的关键器件是90°功率分配及合成器，其实现方式有多种方式，可以采用移相器的方式进行设计，也可以采用定向耦合器，或者90 °正交混合网络的方式进行设计。下图为采用移相的方式实现90 °功率分配与合成的Balance PA设计[9]。
在微波/毫米波频段，若采用集总的电感、电容移相B体育，则器件值较小，较难实现。一般在微波/毫米波频段会采用90 °耦合器的方式来实现90 °的功率分配与合成。下图为采用定向耦合器方式实现90 °功率分配与合成的Balance PA设计[10]。
Doherty PA近年来可谓是在手机射频PA使用中备受关注的架构，话题性非常强。Doherty PA引人注目的一个原因是它的高效特性，可以很好的缓解5G因为功率提升带来的功耗提升问题。
Doherty PA对于效率的优化是通过“动态负载调制效应”，是靠“两路工作在不同状态的PA相互配合，使得PA的负载发生变化，从而优化PA的回退特性”。虽然教科书上都是如此解释，但一个PA的负载竟然可以靠另外一个PA的工作状态来改变，听上去总是有些黑科技的意味，更加深了Doherty PA的神秘感。
Doherty PA近年来被手机PA设计所关注，但却不是最近才被研制出来的新架构。Doherty PA是由享有盛名的实验室：贝尔实验室的工程师William H. Doherty在1936年所发明的，距今已经有近90年历史。William H. Doherty最初研究的目标是开发KW量级的高效跨大洋传输功率放大器，在Doherty PA被发明后，由于匹配的应用场景还未出现，在整个20世纪的大部分时候，仅在AM发射机中有些应用。
虽然Doherty PA发明之后在很长时间里并没有广泛应用，但这一切都是藏器待时。1990年，随着全球移动通信的迅猛发展，对于高效、高功率的PA有了强烈需求。同时，硅基、III-V族半导体工艺的发展，数字信号处理技术带来的线性化技术，为Doherty PA在移动基站的应用提供了坚实的应用基础。Doherty PA技术在基站侧迅速发展，目前几乎统治了整个宏基站PA市场。
Doherty PA的核心原理是“负载调制”效应，基原理如下图所示。若一个负载R由两个源进行激励，分别为电压源及电流源，则电压源V1看到的阻抗可以由欧姆定律表示为：
若电流源的输出电流I2发生变化，则电压源V1看到的阻抗也将发生变化。即可以用电流源I2的大小，控制V1看到的阻抗，这就是“负载调制”的基本原理。
在实际PA设计中，一般是将PA等效为电流源。于是在实际设计中需要加入阻抗反转网络，将电流源转换为电压源。另外，为了满足阻抗匹配的需求，和相位对齐的需求，还会加入补偿线等，完成整个Doherty功放的设计。
Doherty PA由两个PA通路构成，分别是Carrier通路和Peak通路。在小功率工作时，只有Carrier功放开启，其负载线维持在较高位置，保持高的效率；在大功率时，Peak功放开启，Carrier功放负载线被调制至较低位置，产生较高功率输出。以此完成功率回退时效率的提升。（有关负载线与输出功率的关系，详见文章《5G PA的Load-line与Load-pull》点击蓝字跳转）。
实际在分析Doherty PA的工作时，并不像以上说明这么简单，在慧智微PA问答群中，Doherty PA设计专家表示：Doherty PA的推导需要在功率、电压、阻抗三个维度去考虑。推导Doherty理论，首先要有一个概念，就是要站在整体上把Doherty分解，从功率角度就是两个节点，一是回退功率，二是饱和功率，站在这两个点上去分析两个管子的阻抗变化，功率变化，电压变化。
在手机应用中，Doherty PA并不常见。最主要的原因是手机使用环境复杂，需要支持的频段和模式众多，而Doherty PA负载敏感、较窄带，并且需要强大算法加持的特性使得传统意义Doherty PA在手机应用中并不兼容。手机与基站侧应用环境的比较如下表所示。
近年来随着5G手机中PA耗电的持续增加，Doherty PA被重新考虑是否可应用于手机应用。因为手机应用复杂，需要考虑在高低温、不同天线驻波比下均满足系统指标，Doherty PA在满足这些指标设计时，需要牺牲回退效率优化的特性，用以折中兼容以上手机应用中的必须特性。
在实际分析中，可以根据Doherty PA在的特性来识别是否是Doherty PA：
不同PA架构之间也不是非此即彼，也是可以相互结合的。比如在Doherty PA或者Push-pull PA的每个PA单元中，都可以选择电流合并或者电压合并的结构进行设计。
下图为文献[15]中所设计的PA，其中利用到了威尔金森功分器、90 °正交耦合器、差分放大器以及Doherty PA架构。
本文对工程中常见的PA架构做了简单整理，介绍了不同架构PA的设计思路，架构特点，以及主要的实现方式。
另外需要说明的是，PA架构并无优劣之分，只有合适与否。只有了解当前的需求和限制，了解不同PA的特性，才能选择恰到好处的PA架构。
架构和指令集的关系不大。按摩店的推土机、打桩机用的指令集和Intel的同时代CPU是一样的，然而架构完全不同。
有个人其实答的挺好，说架构=指令集，这个回答对非相关专业的人可能会带来另外一个疑问： 那指令集又是尼玛什么东东？
我们炒菜的时候，肯定要分步骤的，对吧。 那炒菜分什么流程呢？ 从大的方面来说，起码要包含：买菜，择菜，洗菜，切菜，备调料，开火，热油，将菜放入锅中，翻炒（爆炒、煎、炸，等等），出锅，摆盘。
好，那我们来看B体育，以上这些步骤，其实每一步又可以分为小的步骤，比如买菜，起码要分为：走到菜市场，挑选一家靠谱的菜摊，询价，称重，付钱，走回家。
所以，一个简单的炒菜，就是由一个个小步骤汇聚成的一个个大步骤所组成的。因此在执行“炒菜”这个动作的时候呢，只要按照每个步骤来，别管最后的菜好不好吃，起码能出来“菜”这个结果。
那我强调这些个步骤和步骤的细分，和我们要讨论的指令集又有什么关系呢？ 有关系，关系大了！ 其实炒菜的步骤，从概念上和CPU处理各种计算是类似的，CPU处理计算也是一个个小步骤汇聚成大步骤，完成大步骤即可以得到结果。
而指令集就是CPU处理各种计算的步骤的细分，只不过它把各种步骤固定下来作为一个组合。 开个脑洞，假设存在一个“买菜指令集”，那这个指令集就是我上边说的这些具体步骤：买菜，择菜，洗菜，切菜，备调料，开火，热油，将菜放入锅中，翻炒（爆炒、煎、炸，等等），出锅，摆盘。
当然，我说了，做菜的大致步骤如上，我并没有说你非要这么做。 根据喜好，你还可以调整顺序啊，或者你可以在网上买食材送上门啊，或者洗菜的过程中顺便摘菜啊，都可以的。 因此， 只要你的处理步骤不同，实际上你个人的“买菜指令集”就是不同的。
这个时候就要提到架构是什么了B体育。架构其实就是为了实现这套指令集所需要设计好的硬件实现。也就是说，指令集是一个步骤规划，架构才是落实在芯片上的具体电路。哪怕相同的指令集，都可能是由不同的架构实现出来的。比如AMD和Intel同样使用X86指令集，但他们的芯片架构还是有区别的。
这个也很好理解，就算你把买菜的步骤先规划好，但真正“炒菜”的时候，调料摆放的位置B体育，下佐料的先后顺序，这些才是“炒菜”的真正实现。
买菜步骤不同没关系，得到同样一盘菜就好了；CPU处理计算，本来逻辑上说，只要结果正确步骤也没问题，可是，由于你必须要把你的指令集写死在芯片上，因此，不同的指令集，写在芯片上的电路自然也就有区别了；甚至由于指令集不同，每种指令集所需要的寄存器、数据带宽也都有所不同，那么制作出来的芯片自然区别比较大了。 这些不同的芯片设计和安排，就是所谓的“架构”。
所以，现在，x86的架构和ARM就不一样，他们的指令集不同，自然架构就不同了。这里顺口提一句什么是精简指令集（RISC），什么又是复杂指令集（CISC）。
精简指令集，就是把炒菜的步骤使劲分到最小，小到无法在细化，那么这时这个步骤就是通用的了，比如“买菜”的细分步骤“出门”，“出门”这个动作不光适用于买菜，买馒头，倒垃圾呀什么的，都可以使用“出门”这个细分步骤。 当这么多小到不能再小的步骤集合在一起，就是精简指令集了。 那复杂指令集则相反，它是不太细化的指令，比如“买菜”就是买菜，就是代表一整套买菜流程，而“倒垃圾”我就再来一整套倒垃圾流程。 因此复杂指令集就会比较个性化，设计起来也更困难，因为他每一个指令要完成的动作更复杂，但好处是效率高，时间快。而精简指令集虽然很好设计，但是每个动作被分为更多步，就会导致效率变低，执行慢，而如果你人为的加快时钟频率的话，能耗又会加大。
所以，二者兼有长短。 一般来说x86这种复杂指令集应用在个人电脑或者服务器上，而ARM这种精简指令集则用在移动设备上。
