B体育我们已经知道芯片产业链分位设计、制造、封测和下游应用，并将芯片的制造比喻为在指尖大小的区域建造摩天大厦，今天我们具体讲解这一建造过程。芯片制造又分为晶圆生产和晶圆工艺，其中晶圆工艺又被成为前道工艺（相应地封测被称为后道工艺）。
晶圆生产的主要工作是提供后续晶圆工艺实施的“地基”，即产出晶圆片（Wafer），由于现有大部分半导体的基体材料是硅，大多数情况下都可将晶圆和硅片等同，因此这一步也称硅片制造。晶圆工艺的主要工作则是在硅片上制作电路与电子组件，是半导体全制程中所需技术最复杂且资金投入最多的制程，以微处理器为例，其所需的工艺步骤可达数百道，其加工所需的机械设备先进且昂贵，动辄数千万元，甚至十多亿元一台，且其所需的制造环境的温度B体育、湿度与含尘量均须严格控制并达到洁净要求。
注：晶圆与硅片的区别，我们在上面已经说到晶圆与硅片大多数情况下可以等同，一般情况下也直接将两者等同，但若非要较真，从名词准确度的角度来说，我认为晶圆和硅片实际上可以做以下区分：1.在半导体工艺中，晶圆所指范围可以更广，如既可以指代以硅元素为构成的硅片，也可以指代化合物半导体如砷化镓、碳化硅等构成的基体薄片。2.在其他行业如光伏产业中，一般称基体为硅片而非晶圆，因为结晶系太阳能电池不同于半导体中使用圆形，有时会用四边形或倒角后四边形状的硅片。
在具体介绍芯片制造之前，我想先对晶圆及其术语做一个大致的介绍会有助于我们的理解，如下图所示：
晶粒（chip、die）、器件（device）、电路（circuit）、微芯片（microchip）或条码（bar）：下图中可以看到，很多四边形都聚集在圆形晶圆上，所有这些名词指的都是这些四边形代表的微芯片图形。将测试合格的die切割下来，做封装后就成为芯片，一个芯片封装一个die称为单封，封装两个或两个以上的die称为合封。
划片线（scribe line、saw line）或街区（street、avenue）：看上去各个晶粒像是粘在一起,但实际上晶粒与晶粒之间具有一定的间隙，该间隙称为划片线。在晶粒和晶粒之间设置分割线的是为了在晶圆加工完成后将这些晶粒一个个割断,然后组装成芯片。划片线通常是空白的，但有些公司在间隔区内放置对准标记，或测试的结构。
工程实验片（engineering die）和测试晶粒（test die）：这些晶粒与正式晶粒或电路晶粒不同。它包括特殊的器件和电路模块用于晶圆生产工艺的电性测试；
边缘晶粒（edge die）：在晶圆边上的一些掩膜残缺不全的晶粒而产生的面积损耗。由于单个晶粒尺寸增大而造成的更多边缘浪费会由采用更大直径晶圆所弥补。推动半导体工业向更大直径晶圆发展的动力之一就是为了减少边缘晶粒所占的面积。
晶圆的晶面（wafer crystal plane）：图中的剖面标示了器件下面的晶格构造，此图中显示的器件边缘与晶格构造的方向是确定的；
晶圆定位边（wafer flats）/凹槽（notche）：图示的晶圆由主定位边（major flat）和副定位边（minor flat），表示这是一个P型100晶向的晶圆。300mm和450mm直径的晶圆都是用凹槽作为晶格导向的标识，和定位边晶圆相比,凹槽晶圆可以制造更多的晶粒,因此效率很高。
了解完晶圆和常用的术语之后，我们就可以继续介绍芯片的制造流程了，虽然详细的加工处理程序与产品种类和所使用的技术有关，但是基本处理步骤通常都是先制造将沙子变成硅片/晶圆（由于此时晶圆上面还没有任何器件，故又称为裸晶圆B体育，Bare wafer)，然后再经过前段制程形成晶圆（注意这里晶圆上已经产生半导体器件，故又称为带图形的晶圆或成品晶圆）。
前段制程又可进一步分为前端工艺（Front end）和后端工艺（Back end）。前端工艺主要是制备晶体管，后端工艺为晶体管制备之后的多层布线工序。用建筑物来比喻的话，前端工艺是建筑物的基础工程，后端工艺是房屋的叠加。总体而言，前段制程需要多次重复相同的工序进行产品生产的方式，因此称为“循环型工艺”。前段制程主要包括：清洗、氧化B体育、光刻、刻蚀、离子注入和热处理、成膜、平坦化（CMP，Chemical Mechanical Polishing，化学机械抛光）、中测，除氧化、中测外的六种组合多次循环并把前段制程集成化。我们将芯片制造流程总结为如下思维导图：
接下来我们将具体讲解芯片制造流程，我们首先通过以来两张图进行一个总览，然后再一一介绍：
（1）铸造硅锭/硅棒(Ingot)，为了将从沙子中提取硅作为半导体材料使用,首先需要经过提高纯度的提纯工序。将石英砂原料放入含有碳源的熔炉中高温溶解，碳和石英石中的二氧化硅在高温下发生化学反应得到纯度约为98%的纯硅，又称作冶金级硅，而后将粉碎的冶金级硅与气态的氯化氢进行氯化反应，生成液态的硅烷，再通过蒸馏和化学还原工艺，得到极高纯度的多晶硅。多晶硅高温后成型，使用直拉法（CZ法，主流方式，使用籽晶旋转拉晶）或区熔法（FZ法，早期工艺之一，悬浮熔接籽晶）做成圆形晶棒。
（2）晶棒切割(Wafer Slicing)，晶棒从单晶炉出来后首先要截断头尾，然后再进行控制直径的滚磨，最后使用金刚石锯将其切成均匀厚度的薄片。 晶棒的直径决定了晶圆的尺寸。晶圆的尺寸有 150mm(6英寸)、200mm(8 英寸)、300mm (12 英寸)等等。晶圆越薄,成本越低, 直径越大,一次可生产的芯片数量就越多,因此晶圆呈逐渐变薄和变大的趋势。
（3）晶圆表面抛光 (Lapping&Polishing)，切割后的晶圆需要进行加工,以使其像镜子一 样光滑。这是因为刚切割后的晶圆表面有瑕疵且粗糙,可能会影响电路的精密度,因此需要倒角、研磨，然后使用抛光液和抛光设备将晶圆表面研磨光滑。
（4）有的厂商也会提供外延片，所谓外延片是指以抛光片为基础，在抛光片表面外延生长一层不同电阻率的单晶薄膜，可以是同质外延（外延薄膜与抛光片元素一样），也可以是异质外延（外延薄膜与抛光片元素不一，如GaN on Si外延片）。
2.晶圆工艺，晶圆上制造半导体器件，虽然详细的加工处理程序与产品种类和所使用的技术有关，但是基本处理步骤通常都是硅片先经过适当的清洗之后，接着进行氧化及沉积，最后进行循环型工艺步骤，完成硅片上电路的加工与制作形成晶圆。具体流程如下大致可以分为以下几个阶段：
（1）清洗，晶圆表面附着一些Al2O3和甘油混合液保护层，在制作前必须进行表面清洗，此外在每次的工艺处理过程中晶圆都会受到污染，所以也要进行清洗。半导体晶圆清洗工艺细分为RCA清洗法、稀释化学法、IMEC清洗法、超声波清洗法、气相清洗法、等离子清洗法等，可归纳为湿法和干法两种，湿法清洗是目前主流技术路线，占芯片制造清洗步骤数量的90%以上。
湿法清洗采用特定的化学药液和去离子水，对晶圆表面进行无损伤清洗——氧化、蚀刻和溶解晶片表面污染物、有机物及金属离子污染。湿法清洗主要包括RCA清洗法、超声波清洗等。湿法清洗按数量批次又可分为槽式批量清洗和单片清洗。干法清洗采用气相化学法去除晶片表面污染物。气相化学法主要有热氧化法和等离子清洗法等，清洗过程就是将热化学气体或等离子态反应气体导入反应室，反应气体与晶片表面发生化学反应生成易挥发性反应产物被线）氧化，氧化过程的作用是在晶圆表面形成保护膜。它可以保护晶圆不受化学杂质影响、避免漏电流进入电路、预防离子注入过程中的扩散以及防止晶圆在刻蚀时滑脱。氧化工艺的方式可分为热氧化法(Thermal Oxidation)、等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition, PECVD)和电化学阳极氧化等等。其中,最常用的方法是热氧化 法,即在800~1200°C的高温下形成一层薄而均匀的硅氧化膜。
根据氧化反应所使用的气体,热氧化法可分为干氧化法(Dry Oxidation)和湿氧化(Wet Oxidation)法。干氧化只使用纯氧气，所以氧化膜的生长速度较慢,主要用于形成薄膜,且可形成具有良好导电性的氧化物。湿氧化同时使用氧气和高溶解性的水蒸气。所以,氧化膜生长速度快,会形成较厚的膜。但与干氧化相比,湿氧化形成的氧化层密度低。通常,在相同温度和时间下,通过湿氧化获得的氧化膜比使用干氧化获得的氧化膜要厚大约5至10倍。
（3）光刻，指在晶圆上利用光线来照射带有电路图形的光罩，从而绘制电路，其方法类似于在洗印黑白照片时,将在胶片上形成的图像印在相纸上。我们在上一篇文章中介绍半导体设计的版图最后会制成掩膜用于后续的制造，掩膜又称光罩就是在光刻这一步使用。光刻可以进一步分位涂胶、曝光、显影三个步骤。
涂胶是指在晶圆表面均匀涂抹光刻胶(PR, Photo Resist)。这就像冲洗照片一样, 是将晶圆变成相纸的过程。为了获得更高质量的微电路图形,光刻胶膜必须薄且均匀,且对光要具有高度敏感性。而后使用曝光设备(步进式光刻机,Steper)使光穿过包含电路图形的光罩,将电路印在晶圆上。这个过程叫做“曝光”(Steper Exposure)。光刻工艺的最后一个阶段是显影(Develop)B体育，这与照片的显影过程类似，在晶圆上喷洒显影液后,选择性的去除曝光区和非曝光区，而形成电路图形的工序。显影过程结束后，在用各种测量设备和光学显微镜仔细检查图形是否完好后才能进入下一个阶段。
（4）刻蚀，在晶圆上完成电路图的光刻后，就要用刻蚀工艺来去除任何多余的氧化膜且只留下半导体电路图，这有点类似于版画的创作过程。刻蚀工艺需要利用液体、气体或等离子体来去除选定的多余部分，方法主要分为两种，取决于所使用的物质：使用特定的化学溶液进行化学反应来去除氧化膜的湿法刻蚀，以及使用气体或等离子体的干法刻蚀。
（5）掺杂，是将特定量的杂质通过薄膜开口引入晶圆表层的工艺过程，其本质是在在晶圆上制作PN结。它有两种工艺方法：热扩散（thermal diffusion）和离子注入（ion implantation）。热扩散是在1000℃左右的高温下发生的反应，气态下的掺杂原子通过扩散化学反应迁移到暴露的晶圆表面，形成一层薄膜，在芯片应用中，热扩散也称为固态扩散，因为晶圆材料是固态的。扩散掺杂是一个化反应过程，由物理规律支配杂质的扩散运动。离子注入是一个物理过程，在离子源的一端，掺杂体原子被离子化（带有一定的电荷），被电场加到超高速，穿过晶圆表面，注入到晶圆表层中。
除了上图中的比较外，使用离子注入法掺杂是需要进行热处理的，因为掺杂原子的注入会造成晶圆晶格的损伤，被注入的离子也必须位于正确的晶格点上。晶格的恢复需要硅原子和杂质原子在热的作用下，在单晶硅内移动，并落在硅的单晶格点上，这一过程需要使用硅晶圆温度上升，这就是热处理。
（6）成膜，我们已经知道在比人类的“指甲盖”还小、像纸一样薄的半导体芯片上有着细小的、数以“百万计”的层 (layer)。就像高楼大厦一样高而坚固地堆叠起来, 构成复杂的结构。为了形成这种结构，需要在晶圆上反复生成薄膜，反复进行光刻、刻蚀、清洗等步骤才能实现。这些薄膜起到电路之间的分隔、连接和保护作用，成膜指的就是生成这种薄膜的过程。显然这种薄膜无法通过机械加工生成，在晶圆上加入所需分子或原子单位薄膜的一系列过程叫做沉积(Deposition)。可用于沉积过程的技术包括化学气相沉积 (CVD)、物理气相沉积 (PVD)和原子层沉积 (ALD) 。
（7）金属互连，又称金属布线，通过前面反复进行光刻,蚀刻,离子注入和沉积工艺后，在晶圆上形成大量的器件电路。电路正常运行需要来自外部的电脉冲，为了保证顺利传输信号，根据半导体电路图连接电路(金属线)的过程,称为金属布线工艺。用于半导体的金属需要满足低电阻率、热化学稳定性、高可靠性和制造成本可控的条件。互连工艺主要使用铝和铜这两种物质。
铝互连工艺始于铝沉积、光刻胶应用以及曝光与显影，随后通过刻蚀有选择地去除任何多余的铝和光刻胶，然后才能进入氧化过程。前述步骤完成后再不断重复光刻、刻蚀和沉积过程直至完成互连。随着半导体工艺精密度的提升以及器件尺寸的缩小，铜互连逐渐取代铝互连，主要原因就是铜电阻更低、可靠性更高。但铜不容易形成化合物，因此很难将其气化并从晶圆表面去除。针对这个问题，我们不再去刻蚀铜，而是沉积和刻蚀介电材料，这样就可以在需要的地方形成由沟道和通路孔组成的金属线路图形，之后再将铜填入前述“图形”即可实现互连，而最后的填入过程被称为“镶嵌工艺”。即铜互连和铝互连的区别在于，多余的铜是通过金属CMP而非刻蚀去除的。
（8）CMP，即通过化学腐蚀与机械研磨的协同配合作用，实现晶圆表面多余材料的高效去除与全局纳米级平坦化。由于目前集成电路元件普遍采用多层立体布线，集成电路制造的前道工艺环节需要进行多层循环。在此过程中，需要通过CMP工艺实现晶圆表面的平坦化。也就是说建造芯片这个高楼大厦，每搭建一层楼都需要让楼层足够平坦齐整，才能在其上方继续搭建另一层，否则楼面就会高低不平，影响整体性能和可靠性。而CMP就是能有效令集成电路的“楼层”达到纳米级全局平整的一种关键工艺技术。
按照被抛光的材料类型，CMP可以划分为三大类：（1）衬底：主要是硅材料。（2）金属：包括Al/Cu金属互联层，Ta/Ti/TiN/TiNxCy等扩散阻挡层、粘附层。（3）介质：包括SiO2/BPSG/PSG等ILD（层间介质），SI3N4/SiOxNy等钝化层、阻挡层。其中，在90~65nm节点，浅槽隔离(STI)、绝缘膜、铜互连层是CMP的主要研磨对象；进入28nm后，逻辑器件的晶体管中引入高k金属栅结构（HKMG），因而同时引入了两个关键的CMP，包括虚拟栅开口CMP工艺和替代金属栅CMP工艺。
（9）测试，这里指的测试包括两个方面，一个是主要应用于晶圆制造过程中各类关键工艺参数测量的量/检测，另一个则是在晶圆制造完成之后、送去封测厂之前对晶圆性能的测试，称之为WAT（Wafer Acceptance Test）。量/检测是半导体制造重要的质量检查工艺，涉及膜厚、折射率、膜应力等参数测量，以及各类表面缺陷检测等，对硅片厂/晶圆厂保障产品良率、产品一致性、降低成本等至关重要。注意WAT是在晶圆中测之前，晶圆中测包括晶粒分选（die sort）和电分选（electrical sort），因此又称EDS 工艺(Electrical Die Sorting)。
通过以上的步骤，加上循环型工艺的反复运行，我们就能得到一个符合要求的成品晶圆，而后就可以送到封测厂进行下一步的流程。晶圆工艺作为核心环节，受限于海外限制，国内厂商如中芯国际B体育、华虹半导体、华润微等，其产能主要集中于成熟制程，仍然与世界先进水平差距较大，未来的破局之路值得期待。我们下周再见。
